搜索资源列表
Command
- sdram控制器命令接口模块的VHDL源程序文件,可直接用-sdam command model
pll1
- sdram控制器pll命令接口模块的VHDL源程序文件,可直接用-sdram pll
sdr_data_path
- sdram控制器data_path命令接口模块的VHDL源程序文件,可直接用-sdram data_path
sdr_sdram
- sdram控制器顶层模块的VHDL源程序文件,可直接用-sdr SDRAM
sdram_vhdl_lattice
- SDRAM控制器:基于VHDL语言的SDRAM控制器-SDRAM controller: SDRAM controller based on VHDL language
a12
- FPGA读写SDRAM的VHDL程序(已经测试过)-FPGA SDRAM read and write the VHDL program (already tested)
040402~~
- 虽然与SRAM相比,SDRAM需要额外的控制逻辑,有更复杂的时序要求,需要定时刷新,但是由于SDRAM具有单位空间存储容量大和价钱便宜的优点,因而被许多的嵌入式开发者所青睐。为此,针对这种情况,必须设计SDRAM控制器。为了降低系统成本,本课题采用FPGA技术,并使用VHDL语言研究了FPGA与SDRAM的存储器接口实现问题。-Abstract In order to expand the SDRAM’S storage capacity of the TS一101 processor,a me
sdram_controller
- sdram controller written in vhdl and tested
ddr_code
- 基于FPGA的DDR SDRAM控制器的VHDL硬件描述语言-FPGA-based DDR SDRAM controller VHDL hardware descr iption language
DDRSDRAM
- 用vdhl编写的DDR sdram控制器,采用模块化编写,条理清楚,注解详细,附有存储器的说明。-the ddr sdram controller base vhdl
SDRAM_ctrl
- 基于DE2的SRAM驱动,带测试程序。用VHDL语言编写。-sdram drive
sdramc_vhdl
- Xilinx提供的SDRAM控制器参考设计(VHDL)-SDRAM controller reference design (VHDL) designed by Xilinx
SDRAMcontrol
- 用VHDL编写的SDRAM控制器,能实现SDRAM的读写控制及片选。-Prepared using VHDL SDRAM controller, able to SDRAM read and write control and chip select.
UART_DMA
- 实用串口与SDRAM控制接口VHDL语言程序代码-Utility serial port and SDRAM control interface VHDL language code
s16_sdram
- VHDL 语言如何写SDRAM的源代码,很详细的-VHDL for SDRAM
sdram_access
- sdram 控制器,VHDL程序源代码。-sdram controller,vhdl program
ddr2_sdram_latest[1].tar
- ddr2 sdram 控制器的vhdl源码,并包括了ddr2 sdram芯片的仿真模型-DDR2 sdram controller VHDL source code and ddr2 sdram simulation module
treff-ddr-sdrh
- 本程序源码是DDR SDRAM控制器的VHDL程序源源码,由ALTERA 提供 -The program source code is DDR SDRAM controller VHDL source source code provided by ALTERA
SDRAM_control_design
- 一个SDRAM控制器的参考设计vhdl语言,包含了全部逻辑功能代码以及约束文件,包括一些综合布线后的文件和波形,有较高的参考价值。-A SDRAM controller reference design vhdl language contains all logic code as well as the constraints file, including files and waveform integrated wiring, there is a high reference val
DDRSDRAM
- 基于VHDL的DDR SDRAM控制器的设计,实现数据的读写功能,迸发长度分为2,4,8-Based on the VHDL DDR SDRAM controller design, implementation of data read and write capabilities, burst into the length of 2, 4, 8